5.5 two -00-

Docket No. 1381.1005/HJS

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of:

Shunji BABA et al.

Group Art Unit:

Serial No.:

Examiner:

Filed: January 4, 2001

For: METHO

METHOD OF MOUNTING CHIP ONTO PRINTED CIRCUIT BOARD IN

SHORTENED WORKING TIME

SUBMISSION OF CERTIFIED COPY OF PRIOR FOREIGN APPLICATION IN ACCORDANCE WITH THE REQUIREMENTS OF 37 C.F.R. § 1.55

Assistant Commissioner for Patents Washington, D.C. 20231

Sir:

In accordance with the provisions of 37 C.F.R. § 1.55, the applicant(s) submit(s) herewith a certified copy of the following foreign application(s):

Japanese Patent Application No. 2000-139887

Filed: May 12, 2000

Japanese Patent Application No. 2000-334550

Filed: November 1, 2000

It is respectfully requested that the applicant(s) be given the benefit of the foreign filing date, as evidenced by the certified papers attached hereto, in accordance with the requirements of 35 U.S.C. § 119.

Respectfully submitted,

STAAS & HALSEY LLP

Date: January 4, 2001

By:

Registration No. 22,010

700 Eleventh Street, N.W., Suite 500

Washington, D.C. 20001 Telephone: (202) 434-1500 Facsimile: (202) 434-1501

B PATENT OFFICE JAPANESE GOVERNMENT



別紙添付の書類に記載されている事項は下記の出願書類に記載されて いる事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2000年 5月12日

出願番号

Application Number:


特願2000-139887

出 顛 人 Applicant (s):

富士通株式会社

2000年12月 1日

特 許 庁 長 官 Commissioner, Patent Office



特2000-139887

【書類名】

特許願

【整理番号】

0051106

【提出日】

平成12年 5月12日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 21/60 311

【発明の名称】

半導体チップの製造方法およびその実装方法

【請求項の数】

6

【発明者】

【住所又は居所】

神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】

馬場 俊二

【特許出願人】

【識別番号】

000005223

【氏名又は名称】

富士通株式会社

【代理人】

【識別番号】

100105094

【弁理士】

【氏名又は名称】

山▲崎▼ 薫

【電話番号】

03-5226-0508

【手数料の表示】

【予納台帳番号】

049618

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】

9803088

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 半導体チップの製造方法およびその実装方法

【特許請求の範囲】

【請求項1】 表面から導電バンプを突出させるウェハーを配置する工程と、薄膜部材の表面に付着するアンダーフィル材膜をウェハーの表面に転移させる工程とを備えることを特徴とする半導体チップ向けアンダーフィル材の供給方法

【請求項2】 請求項1に記載の半導体チップ向けアンダーフィル材の供給方法において、前記ウェハーの表面に前記アンダーフィル材膜を転移させるにあたって、アンダーフィル材膜を軟化させた上でウェハーの表面にアンダーフィル材膜を押し付ける工程と、アンダーフィル材膜を硬化させた上でアンダーフィル材膜から薄膜部材を剥離する工程とをさらに備えることを特徴とする半導体チップ向けアンダーフィル材の供給方法。

【請求項3】 個々の半導体チップを拾い上げることに先立ってウェハーを 裏返すことを特徴とする半導体チップの実装方法。

【請求項4】 ウェハーの表面に導電バンプを形成する工程と、第1支持部材上でウェハーにダイシング加工を施し、個々の半導体チップを切り出す工程と、第1支持部材に第2支持部材を覆い被せ、第1および第2支持部材の間に複数の半導体チップを挟み込む工程と、第2支持部材との間に半導体チップを挟み込んだまま第1支持部材を裏返す工程と、第1支持部材を取り去った後、個々の半導体チップを拾い上げる工程とを備えることを特徴とする半導体チップの実装方法。

【請求項5】 ウェハーの表面に導電バンプを形成する工程と、ウェハーを 裏返し、ウェハーの裏面に樹脂層を形成する工程とを備えることを特徴とする半 導体チップの製造方法。

【請求項6】 請求項5に記載の半導体チップの製造方法において、前記樹脂層を形成するにあたって、薄膜部材の表面に付着する樹脂膜をウェハーの裏面に転移させる工程をさらに備えることを特徴とする半導体チップの製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、ウェハーから個々の半導体チップを作り出す半導体チップの製造方法や、基板上に半導体チップを実装する半導体チップの実装方法に関する。

[0002]

【従来の技術】

いわゆるICといった半導体チップはシリコンウェハーから切り出される。切り出された半導体チップは続いてプリント配線基板に実装される。こうして半導体チップが実装されると、半導体チップの入出力バンプはプリント配線基板の表面に受け止められる。入出力バンプは半導体チップとプリント配線基板との間に電気的接続を確立する。

[0003]

半導体チップとプリント配線基板との間にはいわゆるアンダーフィル材が充填 される。このアンダーフィル材は、入出力バンプの腐食といった劣化を防止する とともに、半導体チップとプリント配線基板との接合強度を高める。

[0004]

【発明が解決しようとする課題】

一般に、アンダーフィル材の供給にあたってはディスペンサが用いられる。ディスペンサは個々の半導体チップごとに順番にアンダーフィル材の流体を吐き出す。したがって、このアンダーフィル材の供給にはかなりの作業時間が必要とされる。

[0005]

また、半導体チップの製造にあたって、シリコンウェハーの表面には上向きの 入出力バンプが形成される。こうしたシリコンウェハーから切り出された個々の 半導体チップは、個別に裏返された後、プリント配線基板上に搭載される。こう した半導体チップの裏返しにはかなりの作業時間が必要とされる。

[0006]

本発明は、上記実状に鑑みてなされたもので、半導体チップの実装にあたって 作業時間を短縮することができる半導体チップの実装方法を提供することを目的 とする。

[0007]

【課題を解決するための手段】

上記目的を達成するために、第1発明によれば、表面から導電バンプを突出させるウェハーを配置する工程と、薄膜部材の表面に付着するアンダーフィル材膜をウェハーの表面に転移させる工程とを備えることを特徴とする半導体チップ向けアンダーフィル材の供給方法が提供される。

[0008]

かかるアンダーフィル材の供給方法によれば、ウェハーに含まれる個々の半導体チップに対して一括してアンダーフィル材は供給されることができる。したがって、各半導体チップごとに個別にアンダーフィル材が供給される場合に比べて、作業時間は著しく短縮されることができる。しかも、このように予め各半導体チップにアンダーフィル材が供給されれば、後続する半導体チップの実装作業は簡素化されることができる。

[0009]

ウェハーの表面にアンダーフィル材膜を転移させるにあたって、半導体チップ向けアンダーフィル材の供給方法は、アンダーフィル材膜を軟化させた上でウェハーの表面にアンダーフィル材膜を押し付ける工程と、アンダーフィル材膜を硬化させた上でアンダーフィル材膜から薄膜部材を剥離する工程とをさらに備えてもよい。こういったアンダーフィル材膜の転移は、ウェハーから各半導体チップが切り出される以前に実施されてもよく、各半導体チップが切り出された後に実施されてもよい。

[0010]

第2発明によれば、個々の半導体チップを拾い上げることに先立ってウェハー を裏返すことを特徴とする半導体チップの実装方法が提供される。

[0011]

かかる半導体チップの実装方法によれば、ウェハーに含まれる個々の半導体チップは一括して裏返される。したがって、個々の半導体チップごとに半導体チップが裏返される場合に比べて、作業時間は著しく短縮されることができる。

[0012]

第3発明によれば、ウェハーの表面に導電バンプを形成する工程と、第1支持部材上でウェハーにダイシング加工を施し、個々の半導体チップを切り出す工程と、第1支持部材に第2支持部材を覆い被せ、第1および第2支持部材の間に複数の半導体チップを挟み込む工程と、第2支持部材との間に半導体チップを挟み込んだまま第1支持部材を裏返す工程と、第1支持部材を取り去った後、個々の半導体チップを拾い上げる工程とを備えることを特徴とする半導体チップの実装方法が提供される。

[0013]

かかる半導体チップの実装方法によれば、第1および第2支持部材の間に挟み込まれた複数の半導体チップは一括して裏返されることができる。したがって、個々の半導体チップごとに半導体チップが裏返される場合に比べて、作業時間は著しく短縮されることができる。

[0014]

第4発明によれば、ウェハーの表面に導電バンプを形成する工程と、ウェハーを裏返し、ウェハーの裏面に樹脂層を形成する工程とを備えることを特徴とする 半導体チップの製造方法が提供される。

[0015]

かかる半導体チップの製造方法によれば、ウェハーから切り出される各半導体 チップの裏面に樹脂層が形成されることができる。こういった樹脂層によれば、 たとえ半導体チップに欠けが生じても微小な欠片は半導体チップ上に留められる ことができる。微小な欠片の落下や飛び散りは防止される。樹脂層の働きで半導 体チップに起因する塵埃の発生はできる限り抑制されることができる。

[0016]

こういった樹脂層を形成するにあたって、半導体チップの製造方法は、薄膜部材の表面に付着する樹脂膜をウェハーの裏面に転移させる工程をさらに備えてもよい。こうした転移によれば、ウェハーに含まれる個々の半導体チップに対して一括して樹脂層は形成されることができる。したがって、各半導体チップごとに個別に樹脂層が形成される場合に比べて、作業時間は著しく短縮されることがで

特2000,-139887

きる。しかも、このように予め各半導体チップに樹脂層が形成されれば、後続す る半導体チップの実装作業は簡素化されることができる。

[0017]

【発明の実施の形態】

以下、添付図面を参照しつつ本発明の一実施形態を説明する。

[0018]

図1はプリント基板ユニット11の構造を概略的に示す。このプリント基板ユニット11は、表面に導電配線パターンが描かれるプリント配線基板12と、このプリント配線基板12に実装された半導体チップ13とを備える。プリント配線基板12では、例えばポリイミドといった合成樹脂製絶縁層14の表面に導電配線パターンは形成される。絶縁層14は例えばステンレス製の薄板といった基材15の表面に形成されればよい。その一方で、絶縁層14のみでいわゆるフレキシブルプリント基板(FPC)が構成されてもよい。その他、導電配線パターンは例えばセラミック製の薄板といった基材の表面に形成されてもよい。

[0019]

半導体チップ13は、半導体回路が作り込まれたチップ本体17と、このチップ本体17の表面(下向き面)から突出して導電配線パターンの一部すなわち入出力パッド18に受け止められる1以上の入出力バンプ19とを備える。入出力バンプ19は入出力パッド18に接合される。この接合によってチップ本体17と導電配線パターンとの間に電気接続は確立される。

[0020]

チップ本体17の背面(上向き面)には樹脂層21が積層される。この樹脂層21はチップ本体17の背面全体を覆う。樹脂層21の形成には、熱硬化樹脂材のほか、紫外線硬化樹脂材といった光硬化樹脂材、紫外線熱硬化樹脂材のように熱および光を併用する硬化樹脂材が用いられればよい。

[0021]

こういった樹脂層21によれば、たとえチップ本体17に欠けが生じても微小な欠片はチップ本体17上に留められることができる。微小な欠片の落下や飛び散りは防止される。こういった半導体チップ13は、例えばハードディスク駆動



装置 (HDD) の筐体内に組み込まれて使用されることができる。HDDの筐体内では、磁気ディスクの損傷などを引き起こす塵埃の発生は可能な限り抑制されることが求められる。

[0022]

次に半導体チップ13の製造方法を詳述する。この製造にあたって、図2に示されるように、例えば円盤形のシリコンウェハー23が用意される。1枚のシリコンウェハー23には例えば6000~7000個の半導体回路が作り込まれる。各半導体回路は最終的に個々の半導体チップ13に切り出される。

[0023]

[0024]

フィルムテープ26は例えばポリ塩化ビニル (PVC) やポリエチレンテレフタラート (PET) といった素材から形成されればよい。ここでは、フィルムテープ26は紫外線の透過を許容する。その一方で、樹脂膜27の形成には例えば紫外線硬化性接着剤が用いられればよい。このとき、紫外線硬化性接着剤にはシラン系カップリング材が混入される。こうしたカップリング材の混入によれば、紫外線硬化性接着剤は、PVCやPETに比べてシリコンに対して高い接着力を発揮することができる。

[0025]

図5から明らかなように、第2材料供給テープ25は、同様にPVCやPETの薄膜部材すなわちフィルムテープ28の表面に付着するアンダーフィル材膜29を備える。アンダーフィル材膜29はシリコンウェハー23よりも一回り小さく形作られる。アンダーフィル材膜29は一定の間隔でフィルムテープ28の長手方向に配列されればよい。図6に示されるように、このアンダーフィル材膜2



9 の厚みは例えば t 2 [μm] に設定される。

[0026]

ここで、アンダーフィル材膜29には例えば常温で所定の粘着力が与えられる。この粘着力でアンダーフィル材膜29はフィルムテープ28の表面に付着する。ただし、このアンダーフィル材膜29は、例えば70℃程度で軟化するととともに150℃程度で硬化する。このようなアンダーフィル材膜29は例えば熱硬化性接着剤と熱可塑性樹脂との混合物から形成されることができる。例えばビスフェノール系エポキシ樹脂にイミダゾールといった硬化材が混入されると熱硬化性接着剤は得られる。このとき、熱硬化性接着剤に例えば50重量%程度のポリアミドイミドが配合されれば、前述のアンダーフィル材膜29は形成されることができる。

[0027]

その他、半導体チップ13の製造方法を実現するにあたって、例えば図7に示されるように、例えばステンレス製の環状部材31が用意される。図7から明らかなように、この環状部材31の内径はシリコンウェハー23の外径よりも大きく設定される。しかも、この環状部材31には、図8に示されるように、相互に平行な2平面で規定される第1および第2基準面32、33が形成される。樹脂膜27およびアンダーフィル材膜29の厚みt1、t2にシリコンウェハー23の厚みが足し合わせられると、2平面の距離すなわち環状部材31の厚みt3[μ m]に相当する。

[0028]

まず、図9に示されるように、シリコンウェハー23の表面には金製の入出力バンプ19が形成される。こうした入出力バンプ19は、周知の通り、ワイヤボンディングの要領で形成されてもよく、電解めっきの要領で形成されてもよい。例えばワイヤボンディングの要領で入出力バンプ19が形成されると、図9から明らかなように、入出力バンプ19の先端には尖った頂点が形成される。頂点の高さは前述のアンダーフィル材膜29の厚みt2に合わせ込まれる。入出力バンプ19の形成にあたっては、金材料のほか、半田その他の導電性材料が用いられてもよい。

[0029]

図10に示されるように、シリコンウェハー23は、裏返された後に第1作業ステージ34の水平面35に搭載される。裏返されたシリコンウェハー23の表面では入出力バンプ19は下向きに突出する。第1作業ステージ34の水平面35には、下向きの入出力バンプ19を収容する例えば円形の受け入れ穴36が形成される。シリコンウェハー23の外縁は受け入れ孔36の周囲で水平面35に受け止められる。

[0030]

このとき、第1作業ステージ34の水平面35には、受け入れ穴36を取り巻く環状溝37が形成される。環状溝37の深さD1はアンダーフィル材膜29の厚みt2に合わせ込まれる。この環状溝37に環状部材31は取り外し可能にはめ込まれる。水平面35から第1基準面32までの高さはシリコンウェハー23および樹脂膜27の総厚みに相当する。

[0031]

続いて第1作業ステージ34では、図11に示されるように、第1材料供給テープ24が環状部材31の第1基準面32に重ね合わせられる。第1材料供給テープ24は、例えば加圧ローラ38の働きで第1作業ステージ34の水平面35に向けて押し付けられる。その結果、第1材料供給テープ24のフィルムテープ26は環状部材31の第1基準面32に剥離可能に接着される。フィルムテープ26の表面に付着する樹脂膜27はシリコンウェハー23の裏面に押し付けられる。。

[0032]

その後、第1材料供給テープ24は、図12に示されるように、環状部材31 に沿って切り抜かれる。切り抜かれたフィルムテープ26は環状部材31とシリコンウェハー23との連結を維持する。樹脂膜27の接着力で、フィルムテープ26と樹脂膜27との密着や、樹脂膜27とシリコンウェハー23との密着は維持される。

[0033]

図13に示されるように、シリコンウェハー23は、再び裏返された後に第2

作業ステージ39の水平面40に搭載される。シリコンウェハー23は裏面で水平面40に受け止められる。この第2作業ステージ39では、図14に示されるように、第2材料供給テープ25が環状部材31の第2基準面33に重ね合わせられる。このとき、第2材料供給テープ25は70℃程度まで加熱される。この加熱によって第2材料供給テープ25ではアンダーフィル材膜29は軟化する。

[0034]

例えば加圧ローラ41の働きで第2材料供給テープ25が第2作業ステージ39の水平面40に向かって押し付けられると、軟化したアンダーフィル材膜29に入出力バンプ19は食い込んでいく。入出力バンプ19の先端は、アンダーフィル材膜29を貫通してフィルムテープ28に到達する。その後、アンダーフィル材膜29が常温まで冷却されると、アンダーフィル材膜29は再び硬化する。アンダーフィル材膜29の硬化後、図15に示されるように、第2材料供給テープ25のフィルムテープ28は剥離される。こうしてフィルムテープ28の表面に付着するアンダーフィル材膜29はシリコンウェハー23の表面に転移される。冷却や剥離に先立って、第2材料供給テープ25は環状部材31に沿って切り抜かれてもよい。

[0035]

こうしてアンダーフィル材膜29の転移が完了すると、図16に示されるように、シリコンウェハー23にはダイシング加工が施される。シリコンウェハー23は各半導体チップ13に切断される。半導体チップ13の製造は完了する。ここで、樹脂膜27に紫外線が照射されると、シリコンウェハー23すなわち各半導体チップ13の裏面で樹脂膜27は硬化する。シラン系カップリング剤の働きで、樹脂膜27とシリコンウェハ23すなわちチップ本体17との密着は維持される一方で、樹脂膜27とフィルムテープ26との間の接着力は弱められる。したがって、各半導体チップ13はフィルムテープ26から拾い上げられることができる。こうして拾い上げられた半導体チップ13は続いてプリント配線基板12に実装されればよい。

[0036]

ここでは、各半導体チップ13が切り出された後、図17に示されるように、

特2000-139887

環状部材31の第2基準面33にフィルムテープ42が覆い被せられる。フィルムテープ42には予め粘着力が付与される。例えば加圧ローラ43の働きで第2作業ステージ39の水平面40に向かってフィルムテープ42が押し付けられると、フィルムテープ42と環状部材31やアンダーフィル材膜29との間で接着は確立される。こうしてシリコンウェハー23すなわち全ての半導体チップ13はフィルムテープ26、42同士の間に挟み込まれる。フィルムテープ42は環状部材31に沿って切り抜かれる。

[0037]

こうしてフィルムテープ42が接着されると、図18に示されるように、フィルムテープ42との間にシリコンウェハー23すなわち全ての半導体チップ13を挟み込んだままフィルムテープ26は裏返される。その結果、シリコンウェハー23は再び裏返される。裏返されたシリコンウェハー23には紫外線が照射される。その結果、シリコンウェハー23すなわち各半導体チップ13の裏面で樹脂膜27は硬化する。前述したように、シラン系カップリング剤の働きで、樹脂膜27と半導体チップ13との密着は維持される一方で、樹脂膜27とフィルムテープ26との間の接着力は弱められる。

[0038]

こうして樹脂膜27とフィルムテープ26との接着力が弱められると、図19に示されるように、フィルムテープ26は半導体チップ13から剥離されることができる。フィルムテープ26が剥離されても、樹脂膜27は半導体チップ13の裏面に保持される。半導体チップ13はフィルムテープ42上に維持される。

[0039]

その後、図20に示されるように、切り出された各半導体チップ13はフィルムテープ42から拾い上げられる。拾い上げられた半導体チップ13はプリント配線基板12上に搭載される。図21に示されるように、超音波ヘッド44の働きで半導体チップ13の入出力バンプ19はプリント配線基板12上の入出力パッド18に接合される。接合後、プリント配線基板12に150℃程度の加熱処理が施されると、入出力バンプ19の周囲でアンダーフィル材膜29は完全に硬化する。こうして半導体チップ13の実装は完了する。

[0040]

以上のような実装方法によれば、半導体チップ13は一括で裏返された後、プリント配線基板12に実装される。したがって、個々の半導体チップ13ごとに個別に半導体チップ13が裏返される場合に比べて、著しく作業時間は短縮されることができる。しかも、各半導体チップ13には予めアンダーフィル材が供給されることから、アンダーフィル材の供給作業は簡素化されることができる。特に、アンダーフィル材の供給は、シリコンウェハー23から各半導体チップ13が切り出される以前に実施されることから、各半導体チップ13ごとに個別にアンダーフィル材が供給される場合に比べて、著しく作業時間は短縮されることができる。

[0041]

【発明の効果】

以上のように本発明によれば、半導体チップの実装にあたって作業時間は著し く短縮されることができる。

【図面の簡単な説明】

- 【図1】 プリント基板ユニットの構造を概略的に示す側面図である。
- 【図2】 シリコンウェハーの平面図である。
- 【図3】 第1材料供給テープの部分平面図である。
- 【図4】 第1材料供給テープの部分断面図である。
- 【図5】 第2材料供給テープの部分平面図である。
- 【図6】 第2材料供給テープの部分断面図である。
- 【図7】 環状部材を示す平面図である。
- 【図8】 図7の8-8線に沿った断面図である。
- 【図9】 シリコンウェハーの表面に入出力バンプを形成する工程を示す図である。
- 【図10】 第1作業ステージに裏返しに搭載されたシリコンウェハーの様子を示す図である。
- 【図11】 シリコンウェハーの裏面に第1材料供給テープを圧着する工程を示す図である。

特2000-139887

- 【図12】 第1材料供給テープが切り抜かれた際にシリコンウェハーの様子を示す図である。
- 【図13】 再び裏返された後に第2作業ステージに搭載されたシリコンウェハーの様子を示す図である。
- 【図14】 シリコンウェハーの表面に第2材料供給テープを圧着する工程を示す図である。
- 【図15】 フィルムテープが剥離された際にシリコンウェハーの様子を示す図である。
- 【図16】 ダイシング工程で切り出された半導体チップの様子を示す図である。
- 【図17】 フィルムテープ同士の間に挟み込まれた半導体チップの様子を示す図である。
- 【図18】 再び裏返されたシリコンウェハーすなわち半導体チップの様子を示す図である。
 - 【図19】 樹脂膜からフィルムテープを剥離する工程を示す図である。
 - 【図20】 半導体チップを拾い上げる工程を示す図である。
- 【図21】 プリント配線基板に半導体チップを接合する工程を示す図である。


【符号の説明】

12 半導体チップ、19 導電バンプとしての入出力バンプ、23 ウェハー、26 薄膜部材および第1支持部材としてのフィルムテープ、27 樹脂膜、28 薄膜部材としてのフィルムテープ、29 アンダーフィル材膜、42 第2支持部材としてのフィルムテープ。


【書類名】

図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】




【図17】




【図18】




【図19】



【図20】



【図21】



【書類名】

要約書

【要約】

【課題】 半導体チップの実装にあたって作業時間を短縮することができる半導体チップの実装方法を提供する。

【解決手段】 導電バンプ19を突出させるウェハー23は作業ステージ39に設置される。ウェハー23の表面には、薄膜部材28の表面に付着するアンダーフィル材膜29が押し付けられる。このとき、アンダーフィル材膜29は軟化させられる。導電バンプ19はアンダーフィル材膜29を貫通する。アンダーフィル材膜29を硬化させた上でアンダーフィル材膜29から薄膜部材28は剥離される。こうしてウェハー23に含まれる個々の半導体チップに対して一括してアンダーフィル材は供給される。したがって、各半導体チップごとに個別にアンダーフィル材が供給される場合に比べて、作業時間は著しく短縮されることができる。

【選択図】 図14



出願人履歴情報

識別番号

[000005223]

1. 変更年月日

1996年 3月26日

[変更理由]

住所変更

住 所

神奈川県川崎市中原区上小田中4丁目1番1号

氏 名

富士通株式会社